博通发布3.5D XDSiP芯片封装：6000平淡毫米庞然巨物

快科技12月8日音问，博通发布了全新打造的3.5D XDSiP封装平台，有意面向超高性能的AI、HPC守护器，最高复旧6000平淡毫米的芯单方面积。

这相配于约莫八颗NVIDIA Blackwell架构的下一代旗舰芯片GB202，后者面积为744平淡毫米。

博通3.5D XDSiP使用了台积电的CoWoS-L封装本事，和会2.5D集成、3D封装，是以叫3.5D。

它不错将3D堆栈芯片、收集与I/O芯粒、HBM内存整合在一王人，组成系统级封装(SiP)，最大中介层面积4719平淡毫米，约莫相配于光罩面积的5.5倍，还不错封装最多12颗HBM3大要HBM4高带宽内存芯片。

为了已矣最高性能，博通提倡差异联想不同的绸缪芯粒，然后接受F2F濒临面的顺序，借助混杂铜键合(HCB)，将不同的芯粒堆叠在一王人。

其中的关节在于使用无隆起HCB将表层Die与底层Die堆叠在一王人，不再需要TSV硅通孔。

这样作念的公正疏淡多：信号联络数目加多约莫7倍，信号走线更短，互连功耗裁汰最多90％，最大化裁汰蔓延，堆叠愈加机动。

博通策划哄骗3.5D XDSiP封装为Google、Meta、OpenAI等联想定制化的AI/HPC守护器、ASIC芯片，并提供丰富的IP，包括HBM PHY、PCIe、GbE以致是全套芯粒有筹划、硅光子本事。

这样一来，客户不错专心联想其守护器的最中枢部分，即守护单位架构，无需议论外围IP和封装。

博通展望首款居品将在2026年推出。

【本文为止】如需转载请务必注明出处：快科技

包袱裁剪：上方文Q

著作推行举报

]article_adlist--> 　　声明：新浪网独家稿件，未经授权回绝转载。 -->